技術記事要約:
- DPAおよびFIAに耐性のあるUltra High Bandwidth FortiCrypt AES IPコア
- マルチチャンネル、マルチスピードEthernetユニバーサルメディアアクセスコントロール（MAC）および物理コーディングサブレイヤIP（UMAC）
- MIPI D-PHY Rx-Only 4 Lanes in GF（28nm、12nm）
- CreonicのDVB-S2X IP Coresの拡張による柔軟性とパフォーマンスの向上
- VeriSiliconが次世代高性能VitalityアーキテクチャGPU IPシリーズを発表
- Crypto Quantiqueが量子由来、サイドチャネル保護されたPUFハードウェアIPブロックにTRNGを追加
- サプライヤーおよびメーカー向けの量子対応検討事項
- 放射線に強いASICデザインアプローチ：トリプルモジュラ冗長性（TMR）
- 顧客完全なフルチップ評価をサポートする信頼のルートを持つ理想的な暗号コプロセッサ：PUFccはSESIPおよびPSA Certified™レベル3 RoTコンポーネント認証を取得
- 概念から実現まで：CadenceアナログIC設計フローの理解
- スマートメモリパーティショニングによるIoTシステムパフォーマンスの向上
- 業界初のUltra EthernetおよびUALink IPソリューションで大規模AIクラスタを実現する
- アブダビのテクノロジーイノベーション研究所（TII）によって導入されたモデルは、RaiderChipのAIアクセラレータおよびFPGAベースのデモンストレータでシームレスに実行される。
- 2024年12月19日、スペイン–アブダビのテクノロジーイノベーション研究所（TII）は、新しいオープンソースの生成AIモデルであるFalcon 3を発表しました。Falcon 3は、1B、3B、7B、および10Bのパラメータの4つのサイズで利用可能で、小規模モデルとして位置付けられ、競合するLLMに比べて優れたパフォーマンスを提供します。
- RaiderChip技術の利便性により、新しいLLM AIモデルのサポートを実装することは簡単で透明です。Falcon-3推論を完全にハードウェアNPU内で加速させるには、ファームウェアの更新のみが必要です。
- Falcon 3の設計は、軽量インフラ効率化に最適化されており、RaiderChipにとって特に魅力的です。これは、RaiderChipが低コストのハードウェアに埋め込むことができる生成AIソリューションを提供する戦略と一致しています。
- 小規模モデルの導入により、FPGAをベースとした生成AIアプリケーションの範囲と品質が向上しました。
- RaiderChipの低コストFPGAへの取り組みは、高度な人工知能へのアクセスの多様化と民主化に貢献しています。
- RaiderChipのNPUにより、Falcon 3は現在、新しいデバイスの数々でローカル、オフライン、およびオンプレミスで実行できるようになり、エッジでの生成AIの新たな可能性を開拓しています。
- 生成AI NPUを試したい企業は、RaiderChipに連絡してFPGAデモへのアクセスやIPコアがAIワークロードを加速する方法についての相談を行うことができます。
ご感想：
小規模モデルの導入により、FPGAをベースとした生成AIアプリケーションの範囲と品質が向上し、RaiderChipの低コストFPGAへの取り組みは、高度な人工知能へのアクセスの多様化と民主化に貢献しています。