• MIPI CSI-2 TX Controller for v2.1
  • Universal NandFlash Controller
  • TSMC CLN7FF 7nm Spread Spectrum PLL – 700MHz-3500MHz
  • Ceva and Edge Impulse Join Forces to Enable Faster, Easier Development of Edge AI Applications
  • GUC Announces Adoption of HBM3E IP by CSP Data Center
  • Alphawave Semi and InnoLight Extend PCIe over Optics Collaboration with Demonstration of 128Gbps Gen 7.0 over Low Latency Linear Pluggable Optics at ECOC 2024
  • An Introduction to Direct RF Sampling in a World Evolving Towards Chiplets – Part 1
  • How to cost-efficiently add Ethernet switching to industrial devices
  • Optimizing Analog Layouts: Techniques for Effective Layout Matching
  • Flow Control Credit Updates in PCIe 6.1 ECN
  • Arasan I3C PHY – Ternary vs. Non-Ternary
  • Accelerating RISC-V Processor Verification: A Co-Simulation Strategy

この記事は、GenAI v1-Qという新しいハードウェアアクセラレータについて紹介しています。このアクセラレータは、FPGAデバイス内で動作し、低コストのDDRやLPDDRメモリを使って推論速度を276%向上させます。また、メモリ要件を最大75%削減し、より大きく、より賢いLLMモデルをより小さなシステムに収め、総費用を下げつつリアルタイム速度を維持し、エネルギー消費も削減します。GenAI v1-Qは、幅広いFPGA向けに利用可能であり、顧客に高い柔軟性を提供し、精度、推論速度、モデルサイズ、ハードウェアの単価、エネルギー消費の目標を自由に調整できる高度に構成可能なハードウェアを提供しています。

元記事: https://www.design-reuse.com/news/56818/raiderchip-hw-accelerator-4-bits-and-5-bits-quantization.html